MAI 96	Création de CENTEK pour le projet PHENIX.
JUIN 96	Fabrication de 110 CENTurbo 1 (version 20/40 MHz). Fabrication de la CENTram 14 (CTR14) Début du projet DOLMEN.
JUILLET 96	Sortie de la CENTurbo 1 (CT1). Sortie de la CTR14. Développement de la CENTurbo II (CT2) Rev1.
AOUT 96	Ventes et installations des CT1/CTR14 Salon GIGAFUN 96. Le développement CT2 est stoppé.
SEPTEMBRE 96	Tests POSITIFS du CPU/BUS à 25 MHz. Tests POSITIFS du CPU/BUS à 30 MHz !!
OCTOBRE 96	Conception CT1 Evolution 2 (CT1e2) à 25 MHz. Mailing à 1700 personnes pour l'étude de marché du projet PHENIX : 410 réponses.
NOVEMBRE 96	Reprise du développement CT2 Rev1. Fabrication EXTERNE de 110 CT1e2. Fabrication de 2 protos CT2 Rev1 en 6 couches CL5.
DECEMBRE 96	Salon des applications Atari de Bercy. Premier choix de composants PHENIX. Ventes de la CT1e2. Présentation de la CT2 non débugguée. Versement d'accomptes de 7 personnes. Debuggage CT2 Rev1.
JANVIER 97	Mise en marche CT2 Rev1 sans FAST-Ram. Première présentation à un salon Belge de la CT2 Rev1 à 50 MHz avec accès bus à 25 MHz.
FEVRIER 97	Entrée dans les nouveaux locaux. Debuggage FAST-Ram CT2 avec contrôleur ATARI TT. Synchro et stabilisation des horloges.
MARS 97	Recherche bug de la FAST-Ram qui ne fonctionne même pas à 16 MHz (idem au TT pourtant).
AVRIL 97	Tests communication FPU/CPU à 50 MHz. Abandon du contrôleur FAST-Ram du TT. Etude d'un nouveau contrôleur hors CENTEK. Entrée en stock des 90 nouveaux contrôleurs. Conception interface entre controleur et CT2.
MAI 97	Tests communication DSP 50MHz avec CPU 25MHz. Arrêt développements CT2. Conception de la CT1e3 en CMS. Premiers contacts avec MOTOROLA. Recherche de fournisseurs pour le PHENIX. Choix de composants pour le PHENIX. Etude des COLDFIRE et séminaire. Etude des PowerPC 603/604. Etude des 68040/68060. Découverte du mensonge des horloges des 040/060 propagé par certains! Découverte du bug du BLITTER à 25 MHz !! Le BLITTER fonctionne maintenant à 25 MHz ! Assemblage par robots de 110 CT1e3.
JUIN 97	Ventes CT1e3. Découverte du BUG de timing des accès au DSP dans les circuits GAL d'ATARI. Retour en SAV des premières CT1e3 et des CT1e2 pour correction du bug Atari d'accès au DSP. Premières mise à jour des 'vieilles' CT1. Découverte d'un bug dans les transferts SDMA. Entrée en stock des 50 premiers 68030-33 pour CT2.
JUILLET 97	Reprise développements CT2. Fabrication interne de la carte fille du nouveau contrôleur FAST-Ram de la CT2 Rev1. Debuggage et tests FAST-Ram à 16 MHz. Recherche du bug SDMA.
AOUT 97	Démonstration CT2 au salon GIGAFUN 97.
SEPTEMBRE 97	Passage à 25 MHz de la FAST-Ram avec CPU à 25 MHz. Etude pour intégration de la logique dans un chip en vue de réduire la taille de la CT2 Rev2. Avancées de la conception du PHENIX Vente des 5 premières CT1 en Grèce !
OCTOBRE 97	Conception d'un circuit 4000 portes logiques (SYL)pour l'intégration de la CT2 Rev2. Intégration des 5 GALs ATARI dans SYL, les bugs en moins ! Entrée en stock de 104 circuit SYL (ISP 10ns). Entrée en stock de 44 autres 68030-33. Entrée en stock de 120 OSC 50MHz et 120 36MHz. Choix d'une solution pour le bug SDMA.
NOVEMBRE 97	CAO de la CT2 Rev2 en 4 couches CL5. Réduction PCB CT2 de 2dm2 à 1dm2 ! Fabrication d'un prototype Rev2 sans support FPU. Assemblage interne du prototype. Débuggage et mise en marche CT2 Rev2.
DECEMBRE 97	Panne CT2 suite à mauvaise manipulation. Salon des Applications Atari de Bercy. Présentation CT2 Rev2 (en vitrine !). Réservation (chèques) de 17 personnes ! Réparation CT2. Débuggage dans SYL des accès DSP, FLASH et FPU. Découverte d'un bug dans le COMBEL générant un BUS ERROR au CPU. Etude pour le CPU à 50 MHz PERMANENT (!). Arrêt de la production CT2. Ventes de CT1 en Allemagne, Autriche et Suisse !
JANVIER 98	Modification du PCB de la CT2 pour le BUS ERROR.     Nouveau bug des accès SDMA. Développement du BOOT de la FLASH.     Problèmes d'horloges découverts. Mise en place de l'électronique pour CPU à 50 MHz. Mise en marche CT2 50 MHz mais bug de VIDEL. Correction timing d'accès VIDEL. CT2 OK Tests et mesure et comparatifs avec CPU en 25/50. Recherches pour passer les accès FAST-Ram à 50 MHz ! Assemblage robots de 10 dernières CT1e3 (snif !). Carte AUDIO 16-Bit pour PHENIX terminée en externe.
FEVRIER 98	Tests de stabilité des horloges CT2. Tests de la qualité de distribution des alimentations. Accès en FAST-Ram à 50 MHz en 9 cycles 50MHz. Modification des circuits d'horloges. Chargement du premier code dans la FLASH. Fin des stocks de CT1e3. Un parc de 340 CT1 !
MARS 98	Modification SYL pour les buffers DATA. Mise en fonction du BURST du 030 en 9,2,2,2 cycles. Découverte TRES IMPORTANTE de la VRAIE cause des problèmes de transferts SDMA sur les FALCON. Modification PCB et SYL. Découverte d'un bug dans les accès FLASH. Retour SAV de quelques CT1 pour patch SDMA.
AVRIL 98	Etude d'un contrôleur FAST-Ram CENTEK pour réduire l'accès FAST de 9 à 5 cycles 50 MHz. Modification du driver de disques/cd-rom CECILE pour compatibilité 50 MHz. Amélioration de 9 à 7 cycles des accès FAST-Ram. Optimisation des accès à 50 MHz au FPU et DSP.
MAI 98	Optimisation des accès FAST-Ram à 6 cycles 50 MHz.BURST en 6,2,2,2 cycles (32 Mo/s !). Contrôleur FAST-Ram CENTEK terminé. Conception de la future révision B de la CT2... Présentation en total fonctionnement à 50 MHz de la CT2 Rev2 au Salon TOS4YOU en Allemagne. Présentation du BOOT, de DOLMEN et essais très impressionnants de RUNNING et PAPYRUS sur CT2. Diffusion des benchs CT2 (non publiés dans ST COMPUTER (!?)). Fin du développement du BOOT de la FLASH. Conception de la première carte fille de la CT2: une carte DSP 56301 à 80 MHz (80 mips) pour tests dans le projet PHENIX. Livraison à la société CLASS4 de la CT2 pour BETA TESTS. Choix final de l'actuel contrôleur de FAST-Ram. C.A.O. de la CT2 RevA en 5 couches CL5. Ajout du support FPU et du connecteur HE10 pour 0 soudure sur CT2. Recherche de composants pour production CT2. Recherche de radiateur pour le CPU (bug report de CLASS4). Etude du CENT30 à base de CT2: carte mère pour des applications professionnelles dédiées et embarquées.
JUIN 98	Présentation à 25 personnes de la CT2 par le club C.I.A. à Mouscron (Belgique). Fabrication express (4 jours) du PCB de la CT2 RevA. Assemblage et tests. Séance photo pour publicité et site WEB. Validation de la production des 92 premières CT2. Démarrage à 100% du projet PHENIX 040/060. Arrivée de 2 nouveaux associés chez CENTEK pour booster le projet PHENIX. Dépot sur INTERNET du fichier 1.0 des spécifications du PHENIX, ainsi que la configuration proposée.
JUILLET 98	Premières livraisons commerciales de la CT2 RevA ! Premières publicités avec photo dans DREAM et STRATOS.
OCTOBRE 98	Les 18 dernières CT2 A sont vendues à l'Atari Messe de Neuss les 3 et 4 octobre. Bug du port série corrigé ! Bug des transferts FPU corrigé ! Mise à jour pour les utilisateurs qui avaient ces problèmes.
NOVEMBRE 98	Mise au point du controleur DRAM EDO de Centek. Etude et design de la nouvelle CT2 Rev B. Baisse des couts et meilleurs performances !
DECEMBRE 98	Début de fabrication (proto de confirmation).
JANVIER 99	Fabrication de 100 CT2 Rev B.
FEVRIER 99	Livraisons des clients.

Et l'aventure CENTEK continue...

Merci à ceux qui nous ont soutenu !